表 1.6.3 例 1.6.2 的真值表

A	*B*	*L*
0	0	0
0	1	1
1	0	1
1	1	0

复习思考题

1.6.1 逻辑函数都有哪些表示方法?

1.6.2 你能根据给出的一种逻辑函数表示方法转换为其他的描述方式吗?

小 结

- 由于模拟信号具有连续性,实用上难于存储、分析和传输;数字电路或数字系统传输和处理 **0** 和 **1** 表示的信息,因此,便于克服这些困难。
- 用 **0** 和 **1** 可以组成二进制数表示数量的大小,也可以表示对立的两种逻辑状态。
- 数字系统中常用二进制数来表示数值。此外常用的还有八进制、十进制和十六进制。各种进制表示的数值之间可以相互转换。
- 与十进制数类似,二进制数也有加、减、乘、除四种运算,加法是各种运算的基础。
- 二进制数可以用原码、反码或补码表示。在数字系统或计算机中常采用二进制补码表示有符号的数,并进行有关运算。
- 数字系统中用来表示十进制数的代码有 8421 码、2421 码、5421 码、余 3 码、余 3 循环码、格雷码等。也有用 7 位二进制数来表示符号-数字混合码,如 ASCII 码。
- **与**、**或**、**非**是逻辑运算中的三种基本运算,其他的逻辑运算可以由这三种基本运算构成。数字逻辑是计算机的基础。逻辑函数的描述方法有真值表、逻辑函数表达式、逻辑图、波形图和卡诺图等。

习 题

1.1 数字信号与数字电路

1.1.1 试按表 1.1.1 所列的数字集成电路的分类为依据,指出下列 IC 器件属于何种集成度器件:(1) 微处理器;(2) 计数器;(3) 加法器;(4) 逻辑门;(5) 4 兆位存储器。

1.1.2 一周期性数字波形如图题 1.1.2 所示,试计算:




图题 1.1.2

(1) 周期;(2) 频率;(3) 占空比。

1.2 数制

1.2.1 一数字波形如图题 1.2.1 所示,时钟频率为 4 kHz,试确定:

(1) 它所表示的二进制数;(2) 串行方式传送 8 位数据所需要的时间;(3) 以 8 位并行方式传送数据时需要的时间。



图题 1.2.1

1.2.2 将下列二进制数转换为十进制数:

(1) $(\mathbf{1011})_B$ (2) $(\mathbf{0.101})_B$ (3) $(\mathbf{10.01})_B$ (4) $(\mathbf{1110.1001})_B$

1.2.3 将下列二进制数转换为八进制数和十六进制数:

(1) $(\mathbf{101001})_B$ (2) $(\mathbf{1011.0101})_B$ (3) $(\mathbf{11010.11001})_B$ (4) $(\mathbf{110111.011101})_B$

1.2.4 将下列十进制数转换为二进制数、八进制数和十六进制数:

(1) $(43)_D$ (2) $(59)_D$ (3) $(127)_D$ (4) $(234)_D$

1.2.5 将下列十进制数转换为二进制数(要求保留小数点后 8 位):

(1) $(0.34)_D$ (2) $(7.2)_D$ (3) $(45.62)_D$ (4) $(1002.456)_D$

1.2.6 将下列十进制数转换为二进制数和十六进制数(要求转换误差不大于 2^{-4}):

(1) $(0.9)_D$ (2) $(4.8)_D$ (3) $(15.27)_D$ (4) $(254.35)_D$

1.2.7 将下列十六制数转换为二进制数:

(1) $(7)_H$ (2) $(D4)_H$ (3) $(23F.45)_H$ (4) $(A040.51)_H$

1.2.8 将下列十六进制数转换为十进制数:

(1) $(13)_H$ (2) $(103.2)_H$ (3) $(A3.0C)_H$ (4) $(A45D.0BC)_H$

1.2.9 试比较下列各数,并指出从大到小的排列顺序:

(1) $(74)_D$ (2) $(\mathbf{1101101})_B$ (3) $(165)_O$ (4) $(10E)_H$

1.3 二进制数的算术运算

1.3.1 写出下列二进制数的原码、反码和补码:

(1) $(\mathbf{+1110})_B$ (2) $(\mathbf{+10110})_B$ (3) $(\mathbf{-1110})_B$ (4) $(\mathbf{-10110})_B$

1.3.2 写出下列有符号二进制补码所表示的十进制数:

(1) **01011** (2) **0010111** (3) **11101000** (4) **11011001**

1.3.3 试用 8 位二进制补码表示下列十进制数:

(1) +11 (2) +68 (3) −24 (4) −90

1.3.4 试用 8 位二进制补码计算下列各式,并用十进制数表示结果:

(1) 12+9 (2) 11−3 (3) −29−25 (4) −120+30

1.4 二进制代码

1.4.1 将下列十进制数转换为 8421BCD 码:

(1) 43 (2) 127 (3) 254.25 (4) 2.718

1.4.2 将下列数码分别作为自然二进制数和 8421BCD 码时，求出相应的十进制数。

(1) **10010111** (2) **100010010011** (3) **000101001001** (4) **10000100.10010001**

1.4.3 将下列二进制数转换为格雷码：

(1) **101** (2) **1011** (3) **11010** (4) **101101**

1.4.4 将下列格雷码转换为二进制数：


(1) **110** (2) **1111** (3) **10110** (4) **110111**

1.4.5 试用十六进制数写出下列字符的 ASCII 码的表示：

(1) + (2) @ (3) you (4) 43

1.5 二值逻辑变量与基本逻辑运算


1.5.1 在图题 1.5.1 中，已知输入信号 A、B 的波形，画出各逻辑门输出的波形。




图题 1.5.1

1.5.2 在图题 1.5.2 中，已知输入信号 A、B 的波形，画出各逻辑门输出的波形。

1.5.3 在图题 1.5.3 中，已知输入信号 A、B 的波形，画出各逻辑门输出的波形。



图题 1.5.2



图题 1.5.3

1.6 逻辑函数及其表示方法


1.6.1 已知逻辑函数的真值表如表题 1.6.1 所示，试写出其逻辑函数表达式。

表题 1.6.1 题 1.6.1 的真值表

A	B	C	L
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0


1.6.2 已知逻辑函数 $L=A+\overline{B}C+\overline{A}B\,\overline{C}$，试求其对应的真值表。

1.6.3 已知逻辑图如图题 1.6.3 所示，试求 L 的逻辑函数表达式。




图题 1.6.3

1.6.4 已知逻辑函数 L 的波形图如图题 1.6.4 所示，试求其真值表和逻辑函数表达式。



图题 1.6.4

文档 1.2：
第 1 章部分
习题答案



功能是否正确。

习 题

2.1 逻辑代数的基本定律和规则

2.1.1 用真值表证明下列恒等式：

(1) $(A\oplus B)C=A\oplus(B\oplus C)$　　(2) $\overline{A\oplus B}=\overline{A}\,\overline{B}+AB$

2.1.2 用逻辑代数定律证明下列等式：

(1) $A+\overline{A}B=A+B$　　(2) $(A+B)(A+\overline{B})=A$

(3) $AB+\overline{A}C+BCD=AB+\overline{A}C$　　(4) $(A+B)(B+C)(\overline{A}+C)=(A+B)(\overline{A}+C)$

2.1.3 应用反演规则和对偶规则，求下列函数的**非**函数和对偶函数(用**与-或**形式表示)。

(1) $L=A\cdot B+\overline{A}\cdot\overline{B}$　　(2) $L=\overline{A}\cdot\overline{B}+\overline{A\cdot B\cdot\overline{C}\cdot D}$

2.1.4 某逻辑函数的对偶式 $L'=\overline{A\overline{B}}\cdot(\overline{B\overline{C}}+\overline{D})$，则该逻辑函数 $L=$ _____，其反演式 $\overline{L}=$ _____。

2.2 逻辑函数表达式的形式

2.2.1 将下列各式转换成**与-或**形式：

(1) $\overline{A\oplus B}\oplus\overline{C\oplus D}$　　(2) $\overline{\overline{A+B}+\overline{C+D}}+\overline{\overline{C+D}+\overline{A+D}}$

(3) $\overline{\overline{AC\cdot BD}\,\overline{BC\cdot AB}}$

2.2.2 列出逻辑函数 $L(A,B,C)=A\overline{B}+B\overline{C}$ 的真值表，并写出该函数的最小项表达式。

2.2.3 试写出下列各个函数的最小项表达式。

(1) $L=A\overline{C}D+\overline{B}C\,\overline{D}+ABCD$　　(2) $L=\overline{\overline{A}(B+\overline{C})}$

(3) $L=\overline{\overline{AB}+ABD}(B+\overline{C}D)$　　(4) $L=\overline{(A\overline{B}+B\overline{C})\overline{AB}}$

2.2.4 判断下列等式是否成立？

(1) $\overline{A}C+AB\overline{C}+\overline{A}B+A\overline{B}=\overline{B}C+A\overline{C}+B\overline{C}+\overline{A}BC$

(2) $(A+C)(\overline{A}+\overline{B}+\overline{C})(\overline{A}+B)=(A+B)(B+C)(\overline{A}+\overline{C})$

2.2.5 列出逻辑函数 $L(A,B,C)=\overline{A}\cdot C+A\cdot\overline{B}\cdot\overline{C}$ 的真值表，并写出该函数的最大项表达式。

2.2.6 已知下列函数的最大项表达式，试写出其最小项表达式。

(1) $L(A,B)=\prod M(0,1,2)$　　(2) $L(A,B,C)=\prod M(0,1,3,6,7)$

2.2.7 已知下列函数的最小项表达式，试写出其最大项表达式。

(1) $L(A,B)=\sum m(1,2)$　　(2) $L(A,B,C,D)=\sum m(1,2,5,6)$

2.3 逻辑函数的代数化简法

2.3.1 用代数法将下列各式化简成最简的**与-或**表达式：

(1) $\overline{(\overline{A}+B)}+\overline{(A+B)}+\overline{(\overline{AB})}\,\overline{(A\overline{B})}$　　(2) $\overline{B}+ABC+\overline{AC}+\overline{AB}$

(3) $ABC\overline{D}+ABD+BC\overline{D}+ABCD+B\overline{C}$　　(4) $\overline{\overline{AC}+\overline{A}BC+\overline{B}C+AB\overline{C}}$

2.3.2 已知逻辑函数表达式为 $L=\overline{A}BC\overline{D}$，画出实现该式的逻辑电路图，限使用**非**门和 2 输


入**与非**门。

2.3.3 画出实现下列逻辑表达式的逻辑电路图，限使用**非**门和2输入**与非**门。

(1) $L=AB+AC$ (2) $L=\overline{D(A+C)}$ (3) $L=\overline{(A+B)(C+D)}$

2.3.4 已知逻辑函数表达式为 $L=A\overline{B}+\overline{A}C$，画出实现该式的逻辑电路图，限使用**非**门和2输入**或非**门。

2.3.5 写出图题2.3.5所示电路的逻辑表达式，将其转换成**与非-与非**表达式，然后画出仅用**非**门和**与非**门实现的逻辑图。



图题 2.3.5

2.4 逻辑函数的卡诺图化简法

2.4.1 已知逻辑函数 $L(A,B,C)=A\overline{B}+B\overline{C}+C\overline{A}$，试用真值表、卡诺图和逻辑图(限用**非**门和**与非**门)表示。

2.4.2 已知函数 $L(A,B,C,D)$ 的卡诺图如图题2.4.2所示，试写出函数 L 的最简**与-或**表达式。

L / AB \ CD	00	01	11	10
00		1		1
01	1			
11	1			
10		1		1

图题 2.4.2

2.4.3 用卡诺图法化简下列各式。

(1) $A\overline{B}CD+AB\overline{C}D+A\overline{B}+A\overline{D}+A\overline{B}C$

(2) $A\overline{B}CD+D(\overline{B}\,\overline{C}D)+(A+C)B\overline{D}+\overline{A}\overline{(\overline{B}+C)}$

(3) $L(A,B,C,D)=\sum m(0,2,4,8,10,12)$

(4) $L(A,B,C,D)=\sum m(0,4,6,13,14,15)+\sum d(1,2,3,5,7,9,10,11)$

2.4.4 用卡诺图化简法，求下列函数的最简**或-与**表达式。

(1) $L(A,B,C,D)=A\overline{C}+AD+\overline{B}\,\overline{C}+\overline{B}D$

(2) $L(A,B,C,D)=\sum m(3,4,5,7,13,14,15)$

(3) $L(A,B,C,D)=(\overline{A}+D)(B+\overline{D})(A+B)$

(4) $L(A,B,C,D)=\prod M(3,4,6,7,11,12,13,14,15)$

2.5 硬件描述语言 Verilog HDL 基础

2.5.1 在 Verilog 语言中，下列标识符是否正确？

(1) system1 (2) 2reg (3) FourBit_Adder (4) exec$ (5) _2to1mux

2.5.2 Verilog 语言规定的4种基本逻辑值是什么？

2.5.3 在 Verilog 程序中，如果没有说明输入、输出信号的数据类型，试问它们的数据类型是什么？

2.5.4 填空题：

（1）问下列运算的二进制值是多少？


```
reg[3:0] m;
m=4'b1010;  //{2{m}}的二进制值是_____;
```

（2）假设 m=4'b0101，按要求填写下列运算的结果。

&m=_____，　　|m=_____，

^m=_____，　　~^m=_____。

2.5.5 下列 Verilog 模块描述了图题 2.5.5 所示的电路，但程序中每一行有一个语法错误，请改正。（注意：基本门级元件的实例名可以省略。）



图题 2.5.5

```
module Ex1(A,B,C,X,Y)
  input A,B,C
  output X,Y
  reg E;
  and G1(A,B,E);
  NOT (Y,C);
  OR (X,E,Y);
endmodule;
```

2.5.6 根据下面的 Verilog HDL 描述，画出该模块的逻辑电路图。

```
module circuit(A,B,L);
  input A,B;
  output L;
  wire a1,a2,Anot,Bnot;
  and G1(a1,A,B);
  and G2(a2,Anot,Bnot);
  not (Anot,A);
  not (Bnot,B);
  or (L,a1,a2);
endmodule
```

2.5.7 使用 Verilog 连续赋值语句描述下列逻辑函数表示的电路。

（1）$Sum=\overline{A}B+A\overline{B}$，$C_0=AB$

（2）$Y_0=\overline{S}_0D_0+S_0D_1$，$Y_1=\overline{S}_0D_2+S_0D_3$

2.5.8 写出图题 2.3.5 所示电路的 Verilog 门级描述代码。

2.5.9 假设 A=4'b1010，B=4'b1101，执行下列运算后，Ynot、Yand、Yor、Yxor 和 Yxnor 的结果是多少？

```
module Bitwise(
        input[3:0] A,B,
```

```
        output [3:0] Ynot,Yand,Yor,Yxor,Yxnor
    );
        assign  Ynot = ~A;
        assign  Yand = A & B;
        assign  Yor = A | B;
        assign Yxor = A ^ B;
        assign Yxnor = A ~^ B;
    endmodule
```

2.5.10 假设 A = 4'b**1010**,执行下列运算后,red_and、red_nand、red_or、red_nor、red_xor 和 red_xnor 的结果是多少?

```
    module Reduction(
        input [3:0] A,
        output red_and,red_nand,red_or,red_nor,red_xor,red_xnor
        );
        assign  red_and = &A,
                red_nand = ~&A,
                red_or = |A,
                red_nor = ~|A,
                red_xor = ^A,
                red_xnor = ^~A;
    endmodule
```

文档 2.4:
第 2 章部分
习题答案

• 类 NMOS 逻辑门电路结构简单，几何尺寸小，易于集成化，在某些特殊应用中更具优势。BiCMOS 电路结合了 MOS 电路和 TTL 电路的优势，其开关速度较快，功耗亦较低。

• CMOS 系列已取代 TTL 系列成为数字电路和系统的首选。BiCMOS 电路主要用于通信领域。在某些特殊场合可能会用到 TTL。

• 在逻辑体制中有正、负逻辑的规定，本书主要采用正逻辑体制。逻辑门的等效符号常用于简化电路的分析和设计。

• 在逻辑门电路的实际应用中，有可能遇到不同系列门电路之间、门电路与负载之间的接口技术问题，以及抗干扰工艺问题。数字电路设计工作者应能正确分析与解决这些问题。现在广泛使用的差分信号传输是一种抗干扰能力强的信号传输技术。

• Verilog 中 MOS 三极管模型仅被当作导通或截止的开关，没有模拟器件特性。用 Verilog 可以描述 MOS 管构成逻辑门电路，即开关级建模。

习　题

3.1　逻辑门电路简介


3.1.1　按照制造门电路三极管的不同，集成门电路分为哪几种类型？各种类型的代表是什么？

3.1.2　为什么要发展低电压和超低电压 CMOS 器件？

3.1.3　数字逻辑变量可以取什么值？三极管在数字电路中工作在什么状态？

3.2　基本 CMOS 逻辑门电路

3.2.1　已知图题 3.2.1 所示各 MOS 管的 $|V_T|=0.5$ V，$R_d=2$ kΩ，导通时 $I_D=0.5$ mA，试分别确定它们的工作状态（导通或截止）。



图题 3.2.1


3.2.2　一个反相器的输入和输出波形如图题 3.2.2 所示，试确定：

（1）输入信号的周期和频率；

（2）输出由高电平变为低电平的传输延迟时间 t_{pHL} 和由低电平变为高电平的传输延迟时间 t_{pLH}。

3.2.3　为什么说 74LVC 系列 CMOS **与非**门在 3.3 V 电源工作时，输入端在以下四种接法下都属于逻辑 **0**（74LVC 系列输入、输出电压值参考表 3.3.2）：

（1）输入端接地；




图题 3.2.2

(2) 输入端接低于 0.8 V 的电源;

(3) 输入端接同类**与非**门的输出低电平 0.2 V;

(4) 输入端到地之间接 10 kΩ 的电阻。

3.2.4 试分析图题 3.2.4 所示的电路,写出 L 的逻辑表达式,画出由**与**门、**或**门、**非**门逻辑符号构成的电路图。



图题 3.2.4

3.2.5 试分析图题 3.2.5 所示电路,写出 L 的逻辑表达式。

3.2.6 试分析图题 3.2.6 所示的电路,写出 L 的逻辑表达式,说明它实现什么逻辑功能。

3.2.7 CMOS 集成芯片 4007 中包含两个互补对和一个反相器,如图题 3.2.7 所示,试分别连接:


(1) 三个反相器;

(2) 3 输入端**或非**门;


(3) 3 输入端**与非**门;

(4) **或与非**门[$L=\overline{C(A+B)}$];


(5) 传输门(一个**非**门控制两个传输门分时传送)。



图题 3.2.5




图题 3.2.6




图题 3.2.7

3.2.8 试分析图题 3.2.8 所示 CMOS 门电路，写出 L 的逻辑表达式，说明它实现什么逻辑功能。

3.2.9 试分析图题 3.2.9 所示 CMOS 门电路，写出 L 的逻辑表达式，说明它实现什么逻辑功能。




图题 3.2.8



图题 3.2.9

3.2.10 试用两个传输门和两个反相器实现**同或**逻辑功能，并画出逻辑电路。

3.2.11 由 CMOS 传输门构成的电路如图题 3.2.11 所示，S_1、S_0为控制端，D_0、D_1、D_2、D_3为输入，Y 为输出，试列出其功能表，并写出输出逻辑函数表达式。



图题 3.2.11

3.3 CMOS 逻辑门的其他输出结构及参数

3.3.1 在漏极开路门电路中，输出上拉电阻值的大小对逻辑门有什么影响？

3.3.2 试判断下列哪些 CMOS 门可以将输出端并接使用：

（1）普通的互补输出；

（2）漏极开路输出；


（3）三态输出。

3.3.3 试用普通反相器和 OD 输出反相器实现下列表达式，并画出逻辑电路图。


（1）$L=A\overline{BC}$；

（2）$L=AB\overline{C}\overline{D}$。

3.3.4 用 74HC03 中 2 个漏极开路**与非**门及 74HC00 中的 4 个**与非**门构成的电路如图题 3.3.4 所示。试确定上拉电阻 R_p 的取值范围。已知 $V_{DD}=5$ V，OD 门输出低电平 $V_{OL(max)}=0.33$ V 时的输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA。负载门高电平和低电平输入电流最大值 $I_{IH(max)}=I_{IL(max)}=1$ μA。



图题 3.3.4



图题 3.3.5

3.3.5 由 CMOS 漏极开路门及**与非**门组成的电路如图题 3.3.5 所示。已知驱动门输出低电

平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA，负载门高电平和低电平输入电流均为 1 μA。


（1）试写出输出与输入的逻辑关系式；

（2）计算 $R_{p(min)}$ 和 $R_{p(max)}$。

3.3.6 由 OD **异或**门和 OD **与非**门构成的电路及输入电压波形如图题 3.3.6 所示。已知输出低电平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA。


（1）试写出输出与输入的逻辑关系式，画出输出电压波形；

（2）计算 $R_{p(min)}$ 和 $R_{p(max)}$。




图题 3.3.6

3.3.7 试分析图题 3.3.7 所示的 CMOS 电路，说明它们的逻辑功能。



图题 3.3.7

3.3.8 CMOS 电路及输入波形如图题 3.3.8 所示，画出输出 L 的波形。



(a) (b)

图题 3.3.8

3.3.9 图题 3.3.9 表示三态门用于总线传输的示意图，图中 n 个三态门的输出连接到数据传输总线，D_1、D_2、…、D_n 为数据输入端，EN_1、EN_2、…、EN_n 为使能信号输入端。试问：


(1) 如何控制 EN 信号，以便数据 D_1、D_2、…、D_n 能通过该总线进行正常传输。

(2) EN 信号能否有两个或两个以上同时有效？如果出现两个或两个以上有效，可能发生什么情况？


(3) 如果所有 EN 信号均无效，总线处在什么状态？

(4) 如果三态门的开通比断开要快，可能发生什么情况？

3.3.10 三态门与总线的连接方式如图题 3.3.10 所示，试分析电路的逻辑功能。



图题 3.3.9



图题 3.3.10

3.3.11 根据表题 3.3.11 所列的三种逻辑门电路的技术参数，试选择一种最适合工作在高噪声环境下的门电路。

表题 3.3.11 逻辑门电路的技术参数表

	$V_{OH(min)}$/V	$V_{OL(max)}$/V	$V_{IH(min)}$/V	$V_{IL(max)}$/V
逻辑门 A	2.4	0.4	2	0.8
逻辑门 B	3.5	0.2	2.5	0.6
逻辑门 C	4.2	0.2	3.2	0.8

3.3.12 CMOS 反相器的负载电容 $C_L = 100$ pF，功耗电容 $C_{PD} = 15$ pF，电源电压 $V_{DD} = 3.3$ V，输入矩形波的频率为 1 MHz，试计算反相器的动态功耗。

3.3.13 当 74HC 系列 CMOS 电路的电源电压由 5 V 降至 3.3 V，其功耗下降了百分之多少？

3.3.14 根据表题 3.3.14 所列的三种逻辑门电路的技术参数，计算出它们的延时-功耗积，并指出哪一种逻辑门的性能最好。

表题 3.3.14 逻辑门电路的技术参数表


	t_{pLH}/ns	t_{pHL}/ns	P_D/mW
逻辑门 A	1	1.2	16
逻辑门 B	5	6	8
逻辑门 C	10	10	1

3.3.15 根据表 3.3.4 所示的电流值，求 74LVC 门驱动同类门的扇出数。


3.4 类 NMOS 和 BiCMOS 逻辑门电路

3.4.1 写出图题 3.4.1 所示电路的逻辑表达式。

3.4.2 写出图题 3.4.2 所示电路的逻辑表达式。



图题 3.4.1



图题 3.4.2

3.4.3 分析图题 3.4.3 所示电路的工作原理，写出 L 的逻辑表达式。


3.4.4 分析图题 3.4.4 所示电路的工作原理，写出 L 的逻辑表达式。

3.5 TTL 逻辑门电路


3.5.1 由 BJT 构成的反相器如图题 3.5.1 所示，$V_{CC} = 5$ V，$V_{BE} = 0.7$ V，$\beta = 100$。当输入 v_I 为 5 V 时，BJT 工作在饱和区，有 $I_C \leqslant \beta I_B$，输出为 0.2 V，试计算 R_b/R_c 的最大比值。

3.5.2 为什么说 TTL 非门的输入端在以下四种接法下，都属于逻辑 **1**。已知 TTL 门电路的输出和输入高电平的标准电压值为：$V_{OH} = 2.7$ V，$V_{IH} = 2$ V。


（1）输入端悬空；



图题 3.4.3



图题 3.4.4



图题 3.5.1

(2) 输入端接高于 2 V 的电源;


(3) 输入端接同类门的输出高电平 3.6 V;

(4) 输入端到地之间接 10 kΩ 的电阻。


3.6 逻辑描述中的几个问题

3.6.1 试对图题 3.6.1 所示电路的逻辑门进行变换,使其可以用单一的或**非门**实现。

3.6.2 电路如图题 3.6.2 所示,试用**与非**门实现。



图题 3.6.1



图题 3.6.2

3.7 逻辑门电路使用中的几个实际问题

3.7.1 当供电电源不同的两种门电路相互连接时，要考虑哪些电压和电流参数？这些参数应满足怎样的关系？

3.7.2 若只考虑逻辑电平的兼容性，根据表 3.3.4 所示的参数值，试确定：

（1）当用 5 V 供电的 74AHC00 驱动 3 V 供电的 74LVC00 时，电压、电流是否匹配，计算其扇出数；

（2）当用 74LVC00 驱动 74AHC00 时，电压、电流是否匹配，若不匹配，选择逻辑电平转换器，74LVC/T45，并画出它们的连接示意图。

3.7.3 根据图 3.7.1 所示的逻辑电平值，试计算：

（1）3.3 V CMOS 系列驱动 2.5 V CMOS 系列的高、低电平噪声容限；

（2）2.5 V CMOS 系列驱动 3.3 V CMOS 系列的高、低电平噪声容限。

（假设 2.5 V CMOS 系列输入输出均能承受 3.3 V 电压）。

3.7.4 根据图 3.7.1 所示的逻辑电平值，试计算：

（1）3.3 V CMOS 系列驱动 1.8 V CMOS 系列的高、低电平噪声容限；

（2）2.5 V CMOS 系列驱动 1.8 V CMOS 系列的高、低电平噪声容限。

（假设 1.8 V CMOS 系列输入可承受 3.3 V 电压）。


3.7.5 复习一下 CMOS 门的输出电路。若 CMOS 的输出级超载时，电路会出现什么现象？用什么仪器进行判断？

3.7.6 由 CMOS **非**门 74AHC04 驱动发光二极管电路如图 3.7.10(b) 所示，试确定上拉电阻 R 的值。已知 74AHC04 的参数为 $V_{OL(max)}=0.44\ V$，$I_{OL(max)}=8\ mA$。发光二极管的参数为 $V_F=2.5\ V$，$I_D=4.5\ mA$。

3.7.7 在图题 3.7.7 所示的电路中，CMOS **与非**门 74AC00 的参数 $V_{OH(min)}=4.4\ V$，$I_{OH(max)}=-24\ mA$，$V_{IH(min)}=3.5\ V$，$I_{IH(max)}=1\ \mu A$。发光二极管参数为 $V_F=1.6\ V$，$I_D=10\ mA$，试确定：

（1）限流电阻 R 的值；


（2）当 $R=0$ 时，会出现什么现象？




图题 3.7.7

3.7.8 在图题 3.7.8 所示的电路中，CMOS **与非**门 74AC00 的参数 $V_{OL(max)}=0.37\ V$，$I_{OL(max)}=24\ mA$，$V_{IL(max)}=1.5\ V$，$I_{IL(max)}=-1\ \mu A$。发光二极管参数为 $V_F=1.6\ V$，$I_D=10\ mA$，试确定：

（1）限流电阻 R 的值；



图题 3.7.8




图题 3.7.9

（2）当 $R=0$ 时，会出现什么现象？


3.7.9　由 CMOS 漏极开路 OD 门及**与非**门组成的电路如图题 3.7.9 所示。试计算 R_p。已知 OD 门输出低电平 $V_{OL(max)}=0.33$ V 时的最大输出电流 $I_{OL(max)}=4$ mA，输出高电平 $V_{OH(min)}=4.4$ V 时的漏电流 $I_{OZ}=5$ μA，负载门高电平和低电平输入电流均为 1 μA。发光二极管参数为 $V_F=1.6$ V，$I_D=4$ mA。

3.7.10　由 CMOS 门构成的电路如图题 3.7.10 所示，试对多余输入端进行处理，并写出 L 的最简**与-或**表达式。



图题 3.7.10

3.7.11　可配置多功能门电路 74LVC1G57 的内部结构如图题 3.7.11 所示（输入端的 3 个**非**门具有施密特特性，施密特电路在第 9 章介绍，这里可将其视为普通**非**门进行逻辑功能分析）。根据需要将 I_1、I_2、I_3 接输入变量、地或 V_{CC} 就可以实现不同逻辑功能，试确定输入端的连接方式以便分别实现：（1）$L=AB$；（2）$L=\overline{A+B}$；（3）$L=AB+\overline{A}\,\overline{B}$。



图题 3.7.11

3.8　用 Verilog HDL 描述 CMOS 门电路

3.8.1　试用 Verilog 提供的基本开关元件对图 3.2.18 所示的**或非**门电路进行描述。

3.8.2　试用 Verilog 提供的基本开关元件对图 3.2.19 所示的**异或**门电路进行描述。

文档 3.2：
第 3 章部分
习题答案

小 结

- 根据电路的结构和工作特点，将数字电路分为两大类，即组合逻辑电路和时序逻辑电路。
- 组合逻辑电路的特点是，其输出状态在任何时刻只决定于同一时刻的输入状态。它可以由逻辑门电路或可编程器件（PLD）等组成。组合逻辑电路在形式和功能上种类繁多，但其分析方法和设计方法具有共同特点。因此，学习的重点是掌握一般的分析方法和设计方法。
- 分析组合逻辑电路的目的是确定已知电路的逻辑功能，其步骤大致是：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。
- 设计组合逻辑电路的目的是根据提出的实际问题，设计出逻辑电路。设计步骤大致是：明确逻辑功能→列出真值表→写出逻辑表达式→逻辑化简和变换→画出逻辑图。
- 组合逻辑电路优化实现的技术包括：多输出的化简变换，用提取公因子或函数分解来减少扇入数。
- 电路在信号电平变化的瞬间经常会产生竞争-冒险现象，在电路设计过程中要采取措施避免产生竞争-冒险。
- 常用的组合逻辑电路模块包括编码器、译码器、数据选择器、数值比较器、加法器和算术运算单元等。这些组合逻辑电路除了具有其基本功能外，通常还具有输入使能、输出使能、输入扩展、输出扩展功能，使其功能更加灵活，便于构成较复杂的逻辑系统。在用可编程逻辑器件设计逻辑系统时，这些常用的组合逻辑电路经常被当作基本功能模块调用。
- 可编程逻辑器件（PLD）由用户定义和设置逻辑功能，可以实现各种组合逻辑电路。其特点是结构灵活、集成度高、速度快和可靠性高等。
- 在电路设计中，可以将两个或多个模块组合起来描述电路逻辑功能，通常称之为分模块、分层次的电路设计。如果一个模块是实例引用其他子模块构成的，则该模块的描述就称为**结构描述**。
- 用 Verilog 对组合逻辑电路建模时有三种不同的描述风格，即行为级建模、数据流级建模和结构级建模，其中数据流级建模方式也属于行为建模的范畴，而结构级建模方式通常用于规模较大的复杂逻辑电路。


习 题

4.1 组合逻辑电路的分析


4.1.1 组合逻辑电路的输入波形（从高位到低位依次为 *ABCD*）及输出波形（从高位到低位依次为 *WXYZ*）如图题 4.1.1 所示，试分析电路的逻辑功能。

4.1.2 试分析图题 4.1.2 所示逻辑电路的功能。


4.1.3 逻辑电路如图题 4.1.3 所示，试分析其逻辑功能。



图题 4.1.1




图题 4.1.2




图题 4.1.3

4.1.4 试分析图题 4.1.4 所示逻辑电路的功能。

4.1.5 分析图题 4.1.5 所示逻辑电路的功能。




图题 4.1.4



图题 4.1.5

4.1.6 分析图题 4.1.6 所示逻辑电路的功能。



图题 4.1.6


4.2 组合逻辑电路的设计

4.2.1 设计一个4位二进制数表示的十进制数为素数的检测电路，当输入为素数时，输出为**1**，否则输出为**0**。写出其最小项逻辑表达式，并化简成最简**与或**表达式。

4.2.2 试用2输入**与非**门设计一个3输入的组合逻辑电路。当输入的二进制码小于3时，输出为**0**；输入大于等于3时，输出为**1**。

4.2.3 试设计一个4位的偶校验器，即当4位数中有偶数个**1**（或没有**1**）时输出为**1**，否则输出为**0**。采用**异或**门及**非**门实现。

4.2.4 图题4.2.4所示为奇校验数据传送电路示意图。发送端的7位数据 $D_7 \sim D_1$ 与奇校验产生电路生成的校验位 Y_0 一起通过总线传送。在接收端，奇校验电路检测 $D_7 \sim D_1$ 及 D_0 以判断传送数据的正确性。为使两部分电路的输入端数目相等，奇校验产生电路增加了 D_0 端。试用**异或**门及**非**门设计：



图题4.2.4

（1）奇校验产生电路和奇校验电路。如果要传输ASCII码的“O”或者“K”，则 Y_0 和 Y_1 各为何值？

（2）偶校验产生电路和偶校验电路，要求偶校验产生电路的 $D_0=\mathbf{0}$。如果要传输ASCII码的“O”或者“K”，则 Y_0 和 Y_1 又为何值？

4.2.5 试设计一个具有控制端 C 及4个输入 $A_3A_2A_1A_0$、4个输出 $L_3L_2L_1L_0$ 的逻辑电路。当控制信号 $C=\mathbf{0}$ 时，输出状态与输入状态相反；$C=\mathbf{1}$ 时，输出状态与输入状态相同。可以采用任何逻辑功能的门电路来实现。

4.2.6 试设计一可逆的4位码转换电路。当控制信号 $C=\mathbf{1}$ 时，它将二进制码转换为格雷码；$C=\mathbf{0}$ 时，它将格雷码转换为二进制码。可以采用任何门电路来实现。

4.2.7 试设计一组合逻辑电路，能够对输入的4位二进制数进行求反加**1**的运算。可以采用任何门电路来实现。

4.2.8 房间照明灯有主控和辅控两个开关控制，当主控开关闭合，或者辅控开关闭合并且门打开时灯亮，要求用**与非**门实现控制电路。

4.2.9 某足球评委会由一位教练和三位球迷组成，对裁判员的判罚进行表决。当满足以下条件时表示同意：有三人或三人以上同意，或者有两人同意，但其中一人是教练。试用2输入**与非**门设计该表决电路。

4.2.10 某雷达站有三部雷达 A、B、C，其中 A 和 B 功率消耗相等，C 的功率是 A 的两倍。这些雷达由两台发电机 X 和 Y 供电，发电机 X 的最大输出功率等于雷达 A 的功率消耗，发电机 Y

的最大输出功率是 X 的 3 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。可以采用任何门电路来实现。

4.2.11 某火车站有特快、直快和慢车三种类型的客运列车进出，试用 2 输入**与非**门和反相器设计一个指示列车等待进站的逻辑电路，3 个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其他两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。

4.2.12 会议室顶灯分别由安装在 4 扇门旁边的 4 个开关控制，设计一个控制电路，要求改变任意一个开关的状态都能打开或关闭顶灯。可以采用任何门电路来实现。

4.2.13 某化工厂有五种原料，编号为 1 到 5，在使用时必须遵守以下规则：

(1) 用第 3 号时必须使用第 1 号。

(2) 第 2 号和第 4 号必须同时使用。

(3) 第 2 号和第 5 号不能同时使用。

试设计一个逻辑电路，能在违反上述任何一项规定时给出高电平指示信号。写出逻辑表达式。

4.2.14 设计一个电路，能实现表题 4.2.14 所示的逻辑功能，可以采用任何门电路来实现。化简变换时考虑多输出函数的公共乘积项，以减少门的数目。

表题 4.2.14 真 值 表

A	B	C	L_1	L_2
0	0	0	0	1
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	1	0
1	1	1	0	0

4.2.15 设计一 2 位二进制数相加的逻辑电路，可以用任何门电路实现。化简变换时考虑多输出函数的公共乘积项，以减少门的数目。提示：

$$\begin{array}{cccc} & & A_1 & A_0 \\ + & & B_1 & B_0 \\ \hline & C_1 & S_1 & S_0 \end{array}$$

A_1、A_0 和 B_1、B_0 分别为被加数和加数，S_1、S_0 为相加的和，C_1 为进位位。

4.3 组合逻辑电路中的竞争-冒险

4.3.1 判断下列逻辑函数是否有可能产生竞争-冒险，如果可能应如何消除。

(1) $L_1(A,B,C,D) = \sum m(5,7,13,15)$


(2) $L_2(A,B,C,D) = \sum m(5,7,8,9,10,11,13,15)$

(3) $L_3(A,B,C,D)=\sum m(0,2,4,6,8,10,12,14)$


(4) $L_4(A,B,C,D)=\sum m(0,2,4,6,12,13,14,15)$

4.3.2 判断图题 4.3.2 所示电路是否会产生竞争-冒险。

4.3.3 判断图题 4.3.3 所示电路在什么条件下产生竞争-冒险，怎样修改电路能消除竞争-冒险?



图题 4.3.2



图题 4.3.3

4.3.4 画出下列逻辑函数的逻辑图，电路在什么条件下产生竞争-冒险，怎样修改电路能消除竞争-冒险?

$$L(A,B,C)=(A+\overline{B})(B+C)$$

4.4 常用组合逻辑电路模块

4.4.1 图 4.4.4 所示优先编码器的输入端 $I_1=I_3=I_5=\mathbf{1}$，其余输入端均为 **0**，试确定其输出 $Y_2Y_1Y_0$。

4.4.2 试用**与非**门和**非**门设计一 4 输入的优先编码器，要求输入、输出及工作状态标志均为高电平有效。列出真值表，画出逻辑图。

4.4.3 10 线-4 线优先编码器的功能表如表题 4.4.3 所示，试用该优先编码器模块和适当的门构成输入为低电平有效的 $\overline{I}_0\sim\overline{I}_9$，输出为高电平有效的 8421BCD 码，并具有编码输出标志的编码器。

表题 4.4.3 10 线-4 线优先编码器功能表

输入									输出			
$\overline{I}_1$	$\overline{I}_2$	$\overline{I}_3$	$\overline{I}_4$	$\overline{I}_5$	$\overline{I}_6$	$\overline{I}_7$	$\overline{I}_8$	$\overline{I}_9$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	1	1	1	1	1	1	1	1	1	1	1	1
×	×	×	×	×	×	×	×	0	0	1	1	0
×	×	×	×	×	×	×	0	1	0	1	1	1
×	×	×	×	×	×	0	1	1	1	0	0	0
×	×	×	×	×	0	1	1	1	1	0	0	1
×	×	×	×	0	1	1	1	1	1	0	1	0
×	×	×	0	1	1	1	1	1	1	0	1	1
×	×	0	1	1	1	1	1	1	1	1	0	0
×	0	1	1	1	1	1	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1	1	1	0

4.4.4 试用表题 4.4.3 所示的编码器模块设计键盘编码电路，该电路的十个按键分别对应十进制数0~9，其输出为高有效的 8421BCD 码。要求按键 9 的优先级别最高，其余依次降低，并且有工作状态标志，以说明没有按键按下和按键 0 按下两种情况。

4.4.5 试用两片 74HC138 构成 4 线-16 线译码器，输入为 4 位二进制码 $B_3B_2B_1B_0$，输出$\overline{L}_0$~$\overline{L}_{15}$为低电平有效信号。

4.4.6 译码器的功能表如表题 4.4.6 所示，试用 74HC138 实现该译码器。

表题 4.4.6 功 能 表

选择输入				译码输出									
D	*C*	*B*	*A*	0	1	2	3	4	5	6	7	8	9
0	0	0	0	0	1	1	1	1	1	1	1	1	1
0	0	0	1	1	0	1	1	1	1	1	1	1	1
0	0	1	0	1	1	0	1	1	1	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	1	1	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	1	0	1	1
1	0	1	1	1	1	1	1	1	1	1	1	0	1
1	1	0	0	1	1	1	1	1	1	1	1	1	0

4.4.7 在图 4.4.10 所示的一个 20 位地址总线和 8 位数据总线的计算机系统中，扩展的 8 个外围设备为 8 个存储芯片。每个存储芯片有 13 根地址线并与计算机地址总线的低 13 位连接。地址总线中剩余的 7 根地址线作为译码器的控制信号和选择信号。试确定每一个存储芯片对应在计算机的地址范围，并用十六进制数表示。


4.4.8 用译码器 74HC138 和适当的逻辑门实现函数 $F=\overline{A}\,\overline{B}\,\overline{C}+A\,\overline{B}\,\overline{C}+AB\overline{C}+ABC$。

4.4.9 试用译码器 74HC138 和必要的**与非**门，设计一个乘法器电路，实现两位二进制数相乘，并输出结果。


4.4.10 由 74HC4511 构成 24 小时及分钟的译码电路如图题 4.4.10 所示，试分析小时高位是否具有零熄灭功能。

4.4.11 七段显示译码电路如图题 4.4.11(a) 所示，对应图题 4.4.11(b) 所示输入波形，试问显示器显示的字符序列是什么？


4.4.12 图题 4.4.12 所示为 8×8 个 LED 阵列显示示意图。3 线-8 线译码器控制逐行扫描，从上到下每次显示一行。存储阵列共有 8×8 个存储单元，每个单元存放 1 位显示的数据，需要显示的点存 **1**，否则存 **0**。地址线 $W_2W_1W_0$ 从 **000** 到 **111** 变化时，每次将一组 8 个数据送到输出端，控制发光二极管，需要发光的二极管接 **1**，否则接 **0**。如要显示的字形如图题 4.4.12(b) 所示，试写出存储器存放的数据。若人的视觉暂留时间为 0.05 s，在满足 LED 阵列图像稳定不闪烁的情况下，试计算地址变换的最低频率。



图题 4.4.10




图题 4.4.11




图题 4.4.12

4.4.13 数据选择器如图题 4.4.13 所示，并行输入数据 $I_3I_2I_1I_0=\mathbf{1010}$，控制端 $X=\mathbf{0}$，A_1A_0 的态序分别为 **00**，**01**，**10**，**11**，试画出输出端 L 的波形。

4.4.14 数据选择器如图题 4.4.14 所示，当 $I_3=\mathbf{0}, I_2=I_1=I_0=\mathbf{1}$ 时，有 $L=\overline{S}_1+S_1\overline{S}_0$ 的关系，证明该逻辑表达式的正确性。



图题 4.4.13



图题 4.4.14

4.4.15 应用图题 4.4.14 所示的电路产生逻辑函数 $F=S_1+S_0$。

4.4.16 设计一 4 选 1 数据选择器。数据输入是 I_0、I_1、I_2、I_3，数据输出是 Y，4 个控制信号为 S_3、S_2、S_1、S_0。要求只当 $S_i=\mathbf{1}$ 时，I_i 与 Y 接通，且由另一控制信号 E 作为该选择器的使能信号。

（1）画出由反相器、两输入**与**门和**或**门实现的逻辑电路。

（2）选择一合适的三态门作为输出级。


4.4.17 用 32 选 1 数据选择器选择数据，若选择的输入数据为 D_{10}、D_{17}、D_{18}、D_{27}、D_{31}，试依次写出对应的地址码。

4.4.18 由数据选择器构成的电路如图题 4.4.18 所示，试写出输出端的逻辑函数式。


4.4.19 由 2 选 1 数据选择器构成的电路如图题 4.4.19 所示，其数据输入端和选择输入端可接 **0**、**1** 或输入变量，试用该电路实现下列逻辑函数。

（1）$L(A,B)=AB+C$

（2）$L(A,B,C)=AC+BC$



图题 4.4.18



图题 4.4.19

4.4.20 试用 4 选 1 数据选择器产生下列逻辑函数。


（1）$L(A,B)=\overline{A}\,\overline{B}+AB$

（2）$L(A,B,C)=\sum m(1,2,6,7)$

4.4.21 用香农展开定理分解逻辑函数 $L=\overline{A}\,\overline{C}+\overline{A}B+B\overline{C}$，试用一个 2 选 1 数据选择器和必要的门电路实现。

4.4.22 用香农展开定理分解逻辑函数 $L=A\overline{C}+\overline{A}C+B\overline{C}+A\overline{B}$，只用 2 选 1 数据选择器实现，输入可以是 **0**、**1**、原变量或**非变量**，画出逻辑图。

4.4.23 具有低使能控制的 8 选 1 数据选择器（74HC151，$\overline{E}=\mathbf{1}$ 时，$Y=\mathbf{0}$）构成的电路和各输入端的输入波形如图题 4.4.23 所示，画出输出端 Y 的波形。



图题 4.4.23

4.4.24 应用具有低使能控制的 8 选 1 数据选择器（74HC151）实现下列逻辑函数。

（1）$L=A\overline{B}\,\overline{C}+A\overline{B}C+\overline{A}\,\overline{B}C$

（2）$L=(A\odot B)\odot C$

4.4.25 用 2 选 1 数据选择器构建一个 4 输入查找表 LUT，画出电路结构图。


4.4.26 试用 3 输入 LUT 实现下列逻辑函数，画出电路结构，标明输入端存储单元的数值。

（1）$L=\overline{A}B\overline{C}+A\overline{B}\,\overline{C}+ABC$

（2）$L=A\oplus B\oplus C$

4.4.27 试用 2 选 1 数据选择器设计一个将 4 位二进制 $D_3D_2D_1D_0$ 向左移动 1 位的电路，并画出逻辑图。令电路的输出为 W 及 $Y_3Y_2Y_1Y_0$，当 $S=\mathbf{1}$ 时，$W=D_3$，$Y_3=D_2$，$Y_2=D_1$，$Y_1=D_0$，$Y_0=0$。当 $S=\mathbf{0}$ 时，$W=0$，$Y_3Y_2Y_1Y_0=D_3D_2D_1D_0$。

4.4.28 应用具有低电平使能控制的 8 选 1 数据选择器和表 4.4.5 描述的 3 线-8 线译码器模块设计一个数据传输电路，其功能是在 4 位通道选择信号的控制下，能将 16 个输入数据中的任何一个传送到 16 个输出端中相对应的一个输出端，其逻辑电路示意图如图题 4.4.28 所示。



图题 4.4.28

4.4.29 试用三个 3 输入端**与**门和一个**或**门及两个**非**门实现“$A>B$”的比较电路，A 和 B 均为两位二进制数。

4.4.30 试用五个 2 输入端**或**门、一个**与**门和两个**非**门实现“$A>B$”的比较电路，A 和 B 均为两位二进制数。

4.4.31 试设计一个八位相同数值比较器，当两数相等时，输出 $L=\mathbf{1}$，否则 $L=\mathbf{0}$。

4.4.32 试用 4 位数值比较器设计一个 8421BCD 码有效性测试电路，当输入为 8421BCD 码时，输出为 **1**，否则为 **0**。


4.4.33 试用 4 位数值比较器和必要的逻辑门设计一个余 3 码有效性测试电路，当输入为余 3 码时，输出为 **1**，否则为 **0**。

4.4.34 试用反相器、**与**门和**或**门设计 1 位二进制全加器。


4.4.35 仿照半加器和全加器的设计方法，试设计一半减器和一全减器，所用的门电路由自己选定。

4.4.36 由 4 位加法器构成的逻辑电路如图题 4.4.36 所示，M 和 N 为控制端，试分析该电路的功能。

4.4.37 逻辑电路如图题 4.4.37 所示，试分析该电路的功能。



图题 4.4.36




图题 4.4.37

4.4.38 试用图 4.4.39 所示的 4 位加法器构成一个 12 位二进制加法器，画出连接图。此加法器能否用来构成超前进位的级连方式，为什么？

4.5 组合逻辑的可编程电路实现

4.5.1 一个可编程逻辑阵列 PLA 电路如图题 4.5.1 所示。试写出输出逻辑函数表达式。



图题 4.5.1

4.5.2 试用可编程逻辑阵列 PLA 实现下列逻辑函数，并考虑尽量减少乘积项数目。

$$L_0(A,B,C) = \sum_m(0,1,2,4)$$

$$L_1(A,B,C) = \sum_m(0,5,6,7)$$

4.5.3 试用图 4.5.9 所示的可编程阵列逻辑 PAL，实现表题 4.5.3 所示真值表给出的逻辑关系。

表题 4.5.3

A	B	C	L_1	L_2	L_3	L_4
0	0	0	0	1	0	0
0	0	1	1	1	1	1
0	1	0	1	0	1	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	0	1
1	1	0	1	1	1	0
1	1	1	0	1	1	1

4.5.4 试用图 4.5.9 所示的可编程阵列逻辑 PAL，实现码转换电路，输入为 4 位 8421BCD 码，输出为余 3 码。

4.6 用 Verilog HDL 描述组合逻辑电路

4.6.1 根据下面的 Verilog 描述，画出数字电路的逻辑图，写出逻辑电路的输出表达式。

(1)
```
module Circuit_A ( input [1:0] A,B,    output AgtB,AltB,AeqB );
    nor(AgtB,AltB,AeqB);
    or (AltB,w1,w2,w3);
    and (AeqB,w4,w5),
        (w1,w6,B[1]),
```

```
        (w2,w6,w7,B[0]),
        (w3,w7,B[1],B[0]);
    not (w6,A[1]),
        (w7,A[0]);
    xnor (w4,A[1],B[1]);
    xnor (w5,A[0],B[0]);
endmodule
```

(2)
```
module Circuit_B (input A,B, output Y1,Y2);
    assign Y1 = A & B;
    or (Y2,A ,B);
endmodule
```

4.6.2 阅读下面的 Verilog 程序,说明模块 Comparator 完成的逻辑功能。

```
module Comparator #(parameter n) (input [n-1:0] A,B, output GT,EQ,LT);
    assign GT = (A > B);
    assign EQ = (A == B);
    assign LT = (A < B);
endmodule
```

4.6.3 阅读下面的 Verilog 程序,说明模块 ALU 完成的逻辑功能。

```
module ALU #(parameter n = 16)
  (input [n-1:0] A,B,input [1:0] F, output reg [n-1:0] Z,output reg Cout );
  always @(*) begin
    case (F)
        2'b00:  {Cout,Z} = A+B;
        2'b01:  {Cout,Z} = A-B;
        2'b10:  {Cout,Z} = A&B;
        default: {Cout,Z} = A|B;
    endcase
  end
endmodule
```

4.6.4 图 4.2.3 是一个码制变换器,将输入的格雷码转换成二进制码输出,试用 Verilog 数据流方式描述该码制变换器的功能。然后用仿真软件进行逻辑功能仿真,并给出仿真波形。

4.6.5 阅读下面的 Verilog 程序,说明模块 ATest 完成的功能,并用逻辑门画出逻辑电路图。


```
module ATest(output [3:0] Y, input [3:0] A,B,C,D, input [1:0] S);
  assign Y[0] =(~S[1] & ~S[0] & A[0]) | (~S[1] & S[0] & A[1])
              | ( S[1] & ~S[0] & A[2]) | ( S[1] & S[0] & A[3]);
  assign Y[1] =(~S[1] & ~S[0] & B[0]) | (~S[1] & S[0] & B[1])
              | ( S[1] & ~S[0] & B[2]) | ( S[3] & S[2] & B[3]);
  assign Y[2] =(~S[1] & ~S[0] & C[0]) | (~S[1] & S[0] & C[1])
              | ( S[1] & ~S[0] & C[2]) | ( S[1] & S[0] & C[3]);
```

```
assign Y[3] =(~S[1] & ~S[0] & D[0]) | (~S[1] & S[0] & D[1])
            | (S[1] & ~S[0] & D[2]) | (S[3] & S[2] & D[3]);
endmodule
```

4.6.6 说明下列 Verilog 程序所描述电路的功能，并画出逻辑图。

```
module Circuit_A ( input [1:0] A,B,  input S,E,  output [1:0]Y );
    assign Y = E ? (S ? A : B) : 'bz ;
endmodule
```

4.6.7 一个 16 位的加法器的组成框图如图题 4.6.7 所示，它由 4 个 4 位的加法器级联而成，每个单元所产生的进位从最低位开始逐级传递至下一级的进位输入端。要求直接引用例 4.6.10 中的 4 位加法器模块_4bit_adder 对 16 位加法器的行为进行描述，然后用仿真软件对整个电路进行逻辑功能仿真，并给出仿真波形。



图题 4.6.7

4.6.8 根据图 4.4.5 所示的逻辑图，使用分模块、分层次设计方法，对 16 线-4 线优先编码器的行为进行描述。要求如下：

（1）根据功能表 4.4.3 写出 8 线-3 线优先编码器行为级描述，并用仿真软件对该模块进行逻辑功能仿真，并给出仿真波形。

（2）调用上面设计的编码器子模块和基本门级元件，完成 16 线-4 线优先编码器的建模。

（3）用仿真软件对整个电路进行逻辑功能仿真，并给出仿真波形。

4.6.9 试根据图 4.4.30 和图 4.4.31 所示的数值比较器逻辑图，使用分模块、分层次设计方法，对两位数值比较器的行为进行描述。要求如下：

（1）根据图 4.4.30 对 1 位数值比较器的行为进行描述，并用仿真软件对该模块进行逻辑功能仿真，并给出仿真波形。

（2）根据图 4.4.31，调用上面设计的 1 位比较器模块和基本门级元件，完成两位数值比较器的建模。

（3）用仿真软件对整个电路进行逻辑功能仿真，并给出仿真波形。

4.6.10 下面是用分层次方法设计的 4 位串行全加器程序。设计者首先完成了 1 位全加器（模块名为_1bitAdder）的建模和仿真，结果是正确的；然后在顶层调用 4 个 1 位全加器子模块组合成为 4 位全加器（模块名为_4bitAdder），结果编译未能通过，试参照图 4.4.37 所示组成框图分析下列程序中存在的错误，并进行改正。

```
module _4bitAdder( A,B,Cin,Sum,Cout );
```

```
    input [3:0] A,B;
    input Cin;
    output [3:0] Sum;
    output Cout;
    reg Cout;
    reg [4:0] temp;
always @ (A or B or Cin)
  begin
    temp[0] = Cin;
    _1bitAdder u0(A[0],B[0],temp[0],Sum[0],temp[1]);
    _1bitAdder u1(A[1],B[1],temp[1],Sum[1],temp[2]);
    _1bitAdder u2(A[2],B[2],temp[2],Sum[2],temp[3]);
    _1bitAdder u3(A[3],B[3],temp[3],Sum[3],temp[4]);
    Cout = temp[4];
  end
endmodule

module _1bitAdder ( A,B,Ci,Sum,Co );  //此模块正确
    input A,B,Ci;
    output Sum,Co;
    assign Sum = A^B^Ci;
    assign Co = (A & B)|(B & Ci)|(A & Ci);
endmodule
```

文档 4.2：
第 4 章部分
习题答案

可见,阻塞赋值对语句的顺序具有依赖性,用它对时序电路建模存在一定的不确定性,所以,对时序逻辑电路建模时,建议使用非阻塞赋值语句。

复习思考题

5.6.1 在 Verilog 中,**initial** 块和 **always** 块的主要区别是什么?

5.6.2 在 **always** 语句中对电平敏感事件和边沿敏感事件的描述有何不同?

5.6.3 阻塞型赋值和非阻塞型赋值有何区别?

小 结


- 锁存器和触发器是具有记忆功能的基本逻辑单元,它们都有两个稳定状态,从而可以存储 1 位二进制数值。置 **0**、置 **1** 和数据保持是存储单元最基本的功能。
- 锁存器是对脉冲电平敏感的存储电路。基本 *SR* 锁存器的输出状态由输入电平直接控制。门控 *SR* 锁存器在使能信号有效的条件下由输入信号决定其状态。
- *D* 锁存器的电路简单,特别是传输门控 *D* 锁存器在中、大规模 CMOS 集成电路中应用较多,是构成触发器的基础电路。在使能信号有效时,*D* 锁存器输出跟随输入信号 *D* 而变化。
- 触发器是对时钟脉冲边沿敏感的存储电路,它们在时钟脉冲的上升沿或下降沿作用下更新状态。目前流行的触发器电路主要有主从和维持阻塞电路结构,它们的工作原理各不相同。
- 触发器按逻辑功能分类有 *D* 触发器、*JK* 触发器、*T* 触发器和 *SR* 触发器等几种类型。它们的功能可用特性表、特性方程和状态转换图来描述。
- 触发器的电路结构与逻辑功能没有必然联系。例如,*D* 触发器既有主从结构的,也有维持阻塞结构的。每一种逻辑功能的触发器都可以通过适当增加外部连线和门电路转换为其他逻辑功能的触发器。
- 可以用 Verilog 语言对锁存器和触发器的行为特性进行建模。Verilog 语言提供了两种赋值符:阻塞型赋值和非阻塞型赋值。对组合逻辑电路建模时,建议使用阻塞型赋值;对时序电路建模时,建议使用非阻塞型赋值。
- 触发器状态的变化仅仅发生在时钟脉冲的上升沿或下降沿,在 Verilog 中分别用关键词 **posedge**(上升沿)和 **negedge**(下降沿)进行说明。

习 题


5.2 *SR* 锁存器

5.2.1 分析图题 5.2.1 所示电路的功能,列出功能表。

5.2.2 用 CMOS 电路 74HCT02 **或非**门构成消除机械开关抖动影响的电路如图题 5.2.2 所示,试画出在开关 S 由位置 A 到 B 时 Q 和 $\overline{Q}$ 端的波形。



图题 5.2.1




图题 5.2.2

5.2.3 *SR* 锁存器如图 5.2.1(a)所示，其初始状态为 $Q=\mathbf{0}$、$\overline{Q}=\mathbf{1}$，图中两个**或非**门的传输延迟时间均为 10 ns。*SR* 锁存器的输入波形如图题 5.2.3 所示，虚线表示的时间间隔为 10 ns，画出考虑**或非**门传输延迟时间的输出波形。假定输入和输出信号的上升和下降时间均为 0。

5.2.4 由**与或非**门组成的 *SR* 锁存器如图题 5.2.4 所示(图中缓冲器的作用是为了减少传输到**或非**门两个输入端信号的延迟时间的差值)，试分析其工作原理并列出功能表。




图题 5.2.3




图题 5.2.4

5.2.5 图题 5.2.4 所示锁存器的 *E*、*R*、*S* 端的输入信号波形如图题 5.2.5 所示，试画出 *Q* 和 $\overline{Q}$ 端的波形。设初始状态 $Q=\mathbf{0}$。

5.2.6 若图 5.2.7(a)所示电路的初始状态为 $Q=\mathbf{1}$，*E*、*S*、*R* 端的输入信号如图题 5.2.6 所示，试画出相应 *Q* 和 $\overline{Q}$ 端的波形。



图题 5.2.5




图题 5.2.6

5.3 *D* 锁存器


5.3.1 列出图题 5.3.1 所示电路的功能表，并与表 5.3.1 比较，证明该电路的逻辑功能与图

5.3.1(a)和图 5.3.3 所示的锁存器相同。与图 5.3.3 所示电路比较,图题 5.3.1 所示电路有何优点?

5.3.2 图题 5.3.1 所示电路的输入端 E、D 的波形如图题 5.3.2 所示,试画出输出 Q 的波形。设电路的初始状态为 **0**。




图题 5.3.1



图题 5.3.2

5.3.3 试用 1 片八 D 锁存器 74HC373 设计一个能锁存两组 BCD 码信号的锁存电路。假定三态输出使能端 $\overline{OE}=\mathbf{0}$,锁存器原输出为 $Q_7Q_6Q_5Q_4=\mathbf{1001}(9_D)$ 和 $Q_3Q_2Q_1Q_0=\mathbf{0100}(4_D)$,输入为 $D_7D_6D_5D_4=\mathbf{1001}(9_D)$ 和 $D_3D_2D_1D_0=\mathbf{0101}(5_D)$,画出锁存器锁存新数据前、后使能端 LE 应输入的波形和相应 Q_0 的波形。74HC373 的内部逻辑图请参见图 5.3.5。

5.3.4 D 锁存器时序图如图题 5.3.4 所示,试说明各段是指什么时间参数。



图题 5.3.4


5.3.5 根据表 5.3.3 所示的参数回答下列问题:

(1) 74HCT373 的使能信号 E 的脉冲宽度为 15 ns,是否能够正常工作?

(2) 74LVC1G373 的 E 为有效状态并且 $Q=\mathbf{0}$ 时,当 D 由低变高后,Q 至少需要经过多长时间变为高电平?


5.4 D 触发器

5.4.1 上升沿触发和下降沿触发的 D 触发器逻辑符号及时钟信号 $CP(\overline{CP})$ 和输入信号 D 的波形如图题 5.4.1 所示。分别画出它们的 Q 端波形。设触发器的初始状态为 **0**。




图题 5.4.1

5.4.2 包含 D 锁存器和 D 触发器的电路，以及输入信号 D、控制信号 CP 的波形如图题5.4.2所示，试画出输出端 Q_0、Q_1、Q_2 的波形，设锁存器和触发器的初始状态均为 **0**。



图题 5.4.2

5.4.3 由 D 触发器构成的电路，以及时钟脉冲 CP、直接清零 $\overline{R}_D$ 和直接置数 $\overline{S}_D$ 的波形如图题 5.4.3 所示，试画出输出端 Q_0 和 Q_1 的波形。




图题 5.4.3

5.4.4 由 D 触发器构成的电路如图题 5.4.4 所示，$\overline{R}$ 为异步清零端。画出在时钟脉冲 CP 作用下，输出端 Q_0 和 Q_1 的波形。设触发器的初始状态均为 **0**。


5.4.5 由 D 触发器构成的电路如图题 5.4.5 所示。设触发器的初始状态均为 **0**。

(1) 画出在时钟脉冲 CP 作用下，输出端 Q_0、Q_1 和 L 的波形。

(2) 如果 CP 的频率为 100 MHz，试确定 Q_0、Q_1 和 L 的频率。




图题 5.4.4




图题 5.4.5

5.4.6 由 D 触发器和数据选择器构成的电路，以及各个输入信号 EN、A 和时钟脉冲 CP 的波形如图题 5.4.6 所示。试画出输出 Q_0 与 Q_1 的波形。设触发器的初始状态均为 **0**。




图题 5.4.6

5.4.7 触发器的逻辑电路如图题 5.4.7 所示，确定其属于何种电路结构的触发器并分析工作原理，列出功能表。



图题 5.4.7

5.4.8 维持阻塞 D 触发器电路如图题 5.4.8 所示，试分析输入端 X 和 Y 的作用。



图题 5.4.8


5.4.9 根据表 5.4.3 所示的参数，判断上升沿触发的 74HC74 在下列情况下是否能够正常工作。

（1）当 CP 上升沿到来之前，D 信号保持 10 ns 时间不变。


（2）当 CP 上升沿到来之后，D 信号保持 3 ns 时间不变。

5.4.10 D 触发器时序图如图题 5.4.10 所示，试说明各段是指什么时间参数。

5.4.11 某下降沿触发的 JK 触发器的动态特性参数为：$t_{SU}=5$ ns，$t_{pHL}=10$ ns，$t_{pLH}=15$ ns。试在图题 5.4.11 所示的时序图中标出各时间参数的位置。




图题 5.4.10



图题 5.4.11

5.5 触发器的逻辑功能


5.5.1 两相脉冲产生电路如图题 5.5.1 所示，试画出在 $\overline{CP}$ 作用下 ϕ_1、ϕ_2 的波形，并说明 ϕ_1 和 ϕ_2 的时间关系。各触发器的初始状态为 **0**。




图题 5.5.1

5.5.2 逻辑电路如图题 5.5.2 所示，初始状态为 $Q_0=Q_1=\mathbf{0}$，试画出在 CP 作用下，ϕ_0、ϕ_1、ϕ_2 和 ϕ_3 的波形。

5.5.3 逻辑电路和各输入信号波形如图题 5.5.3 所示，$\overline{R}$ 为异步清零端。画出两触发器 Q 端的波形。设触发器的初始状态均为 **0**。




图题 5.5.2




图题 5.5.3

5.5.4　逻辑电路如图题 5.5.4 所示，$\overline{R}$ 为异步清零端，已知$\overline{CP}$和 A 的波形，画出触发器 Q 端的波形，设触发器的初始状态为 **0**。



图题 5.5.4


5.5.5　逻辑电路和输入信号波形如图题 5.5.5 所示，R 为异步清零端，画出各触发器 Q 端的波形。设触发器的初始状态均为 **0**。



图题 5.5.5


5.5.6 试用卡诺图化简表 5.5.2 表达的逻辑关系，并将结果与式(5.5.2)核对。

5.5.7 设下降沿触发的 JK 触发器初始状态为 **0**，$\overline{CP}$、J、K 信号如图题 5.5.7 所示，试画出触发器 Q 端的输出波形。




图题 5.5.7

5.5.8 电路如图题 5.5.8 所示，画出在 $\overline{CP}$ 脉冲作用下 Q 端波形。设各触发器的初始状态为 **0**。




图题 5.5.8

5.5.9 逻辑电路如图题 5.5.9 所示，已知 $\overline{CP}$ 和 X 的波形，试画出 Q_0 和 Q_1 的波形。触发器的初始状态均为 **0**。



图题 5.5.9

5.5.10 SR 触发器是一个具有置 **1** 和清 **0** 功能的触发器，由 D 触发器和逻辑门构成的 SR 触发器如图题 5.5.10 所示，试列出特性表，求特性方程。



图题 5.5.10

5.5.11 试用 T 触发器和必要的门电路实现 D 触发器的逻辑功能。

5.6 用 Verilog HDL 描述锁存器和触发器

5.6.1 试说明下列程序所完成的逻辑功能，并画出它的逻辑图。

```
module d_latch_rst( Rd,control,D,Q) ;
  input Rd,control,D;
  output reg Q;
  always @ ( Rd or control or D)
    if( ~Rd) Q<=1'b0;
    else if( control)
        Q<=D;
endmodule
```

5.6.2 试用 Verilog 行为建模方式描述一个下降沿触发的 D 触发器，要求具有异步置零功能，即置零信号变为低电平时，将触发器的输出置零。

5.6.3 阅读下列两个程序，画出它们的逻辑图。

(1)

```
module DFF1( Qa,Qb,D,CP) ;
  input D,CP;
  output reg Qa,Qb;
  always @ ( posedge CP)
  begin
    Qa=D;
    Qb=Qa;
  end
endmodule
```

(2)

```
module DFF2( Qa,Qb,D,CP) ;
  input D,CP;
  output reg Qa,Qb;
  always @ ( posedge CP)
  begin
    Qa<=D;
    Qb<=Qa;
  end
endmodule
```

5.6.4 阅读下列程序，说明它所完成的逻辑功能。

```
module JK_FF(
    output reg Q,
    output Qnot,
    input J,K,CP
    );
    assign Qnot=~Q;//连续赋值
```

```
    always @ ( negedge CP )
    begin
      case ( {J,K} )
        2'b00 : Q<=Q;
        2'b01 : Q<=1'b0;
        2'b10 : Q<=1'b1;
        2'b11 : Q<=~Q;
      endcase
    end
endmodule
```

文档 5.2：
第 5 章部分
习题答案



然后根据状态转换表导出激励方程组和输出方程组，最后画出逻辑图完成设计任务。

• 时序电路的功能、结构和种类繁多。本章仅对寄存器和计数器等几种典型的时序电路模块进行了较详细的讨论。应用这些电路模块，能设计出各种不同功能的电子系统。这些模块的内部电路结构可作为设计其他逻辑电路的范例，也可作为初学者使用 HDL 以抽象方式描述时序电路时的实际映象。

• 用 Verilog 行为级描述方式可以对寄存器、移位寄存器、计数器及状态转换图等时序逻辑电路进行建模。

• 本章分别在 6.6 节和 6.7 节介绍了用可编程逻辑器件实现时序逻辑的基本原理和用 Verilog 描述时序电路的方法，它们是电子技术和计算机技术以及 EDA 技术高度发展的结果。这两节所讨论的方法和器件，尚需参考有关软件的详细文献资料并配合上机实验才能达到实际应用的程度。

习　题

6.1　时序逻辑电路的基本概念

6.1.1　已知一时序电路的状态转换表如表题 6.1.1 所示，A 为输入信号，试作出相应的状态转换图。

表题 6.1.1


S^n	S^{n+1}/Z	
	$A=0$	$A=1$
a	$d/1$	$b/0$
b	$d/1$	$c/0$
c	$d/1$	$a/0$
d	$b/1$	$c/0$

6.1.2　已知状态转换表如表题 6.1.2 所示，输入为 A_1A_0，试作出相应的状态转换图。

表题 6.1.2

S^n	S^{n+1}/Z			
	$A_1A_0=00$	$A_1A_0=01$	$A_1A_0=10$	$A_1A_0=11$
S_0	$S_0/0$	$S_1/0$	$S_3/0$	$S_2/1$
S_1	$S_1/0$	$S_2/1$	$S_3/1$	$S_0/0$
S_2	$S_2/0$	$S_1/0$	$S_3/0$	$S_3/0$
S_3	$S_3/0$	$S_0/1$	$S_2/0$	$S_2/0$

6.1.3 已知状态转换图如图题 6.1.3 所示，试列出它的状态转换表。



图题 6.1.3

6.1.4 试画出 **101** 序列检测器的状态转换图，已知此检测器的输入序列、输出序列如下：


(1) 输入 A：**0 1 0 1 0 1 1 0 1**

输出 Z：**0 0 0 1 0 1 0 0 1**

(2) 输入 A：**0 1 0 1 0 1 1 0 1 0**

输出 Z：**0 0 0 1 0 0 0 0 1 0**

6.1.5 图题 6.1.5 所示是某时序电路的状态转换图，设电路的初始状态为 **01**，当序列 A = **100110** 自左至右输入时，求该电路输出 Z 的序列。



图题 6.1.5

6.1.6 已知某时序电路的状态转换表如表题 6.1.6 所示，输入为 A，试画出它的状态转换图。如果电路的初始状态为 b，输入信号 A 依次是 **0 1 0 1 1 1 1**，试求其相应的输出。

表题 6.1.6

S^n	S^{n+1}/Z	
	$A=0$	$A=1$
a	$a/0$	$b/0$
b	$a/1$	$d/1$
c	$b/1$	$e/1$
d	$d/0$	$c/0$
e	$b/1$	$a/1$

6.1.7 已知某同步时序电路含有两个上升沿触发的 D 触发器，其激励方程组为


$$D_0 = X_2X_1 + X_1Q_0 + X_2Q_0$$

$$D_1 = X_2 \oplus X_1 \oplus Q_0$$

输出方程为

$$Z=Q_1$$

列出状态转换表，画出状态转换图。若输入信号的波形如图题 6.1.7 所示，且电路的初始状态为 **00**，试画出 Q_1、Q_0的波形。




图题 6.1.7

6.1.8　已知状态转换表如表题 6.1.8 所示，若电路的初始状态为 Q_1Q_0=**00**，输入信号 A 的波形如图题 6.1.8 所示，输出信号为 Z，试画出 Q_1Q_0的波形（设触发器为下降沿触发）。

表题 6.1.8


$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Z$	
	A=**0**	A=**1**
0 0	**0 1/1**	**1 1/1**
0 1	**1 0/0**	**1 0/0**
1 0	**1 0/0**	**1 1/0**
1 1	**0 1/1**	**0 0/1**



图题 6.1.8


6.2　同步时序逻辑电路的分析

6.2.1　试分析图题 6.2.1（a）所示时序电路，列出状态转换表并画出状态转换图。设电路的初始状态为 **0**，试画出在图题 6.2.1（b）所示波形作用下，Q 和 Z 的波形图。




图题 6.2.1

6.2.2　试分析图题 6.2.2（a）所示时序电路，列出状态转换表并画出状态转换图。设电路的初始状态为 **0**，画出在图题 6.2.2（b）所示波形作用下，Q 和 Z 的波形图。




图题 6.2.2

6.2.3 试分析图题 6.2.3 所示同步时序电路，画出状态转换图。




图题 6.2.3

6.2.4 试分析图题 6.2.4 所示电路，列出状态转换表，并画出状态转换图。当输入序列 A 为 **01011011101111111101**，其输出序列 Z 是什么？该电路可以检测 A 的何种输入序列？




图题 6.2.4

6.2.5 试画出图题 6.2.5(a)所示同步时序电路的状态转换图，并画出对应于 $\overline{CP}$ 的 Q_1、Q_0 波形，以及输出 Z 的波形，设电路的初始状态为 **00**。




图题 6.2.5

6.2.6 试分析图题 6.2.6 所示同步时序电路，写出激励方程组、状态转换方程组和输出方程，列出状态转换表并画出状态转换图。



图题 6.2.6

6.2.7 试分析图题 6.2.7 所示同步时序电路，写出激励方程组、状态转换方程组，列出状态转换表并画出状态转换图。



图题 6.2.7

6.3 同步时序逻辑电路的设计


6.3.1 用 D 触发器设计一同步时序电路，其状态转换表如表题 6.3.1 所示。

表题 6.3.1


$Q_1^nQ_0^n$	$Q_1^{n+1}Q_0^{n+1}/Y$	
	$A=0$	$A=1$
00	01/0	11/0
01	10/0	00/0
10	11/0	01/0
11	00/1	10/1

6.3.2 某同步时序电路的状态转换图如图题 6.3.2 所示，试写出用 D 触发器设计时的最简激励方程组。不考虑自校正问题。

6.3.3 试用上升沿触发的 D 触发器设计一同步时序电路，其状态转换图如图题 6.3.3 所示，要求电路使用的门电路最少。




图题 6.3.2




图题 6.3.3

6.3.4 试用下降沿触发的 D 触发器设计一同步时序电路，其状态转换图如图题 6.3.4(a)所示，S_0、S_1、S_2的编码如图题 6.3.4(b)的卡诺图所示。




(a)



(b)

图题 6.3.4

6.3.5 试用下降沿触发的 JK 触发器和最少的门电路，实现图题 6.3.5 所示的 Z_1和 Z_2输出波形。



图题 6.3.5

6.3.6 试用上升沿触发的 D 触发器设计一个 **1101** 序列检测器(序列可重复)，输入为串行编码序列，输出为检出信号。


6.3.7 试用 D 触发器设计一同步时序电路，其状态转换表如表题 6.3.7 所示。

表题 6.3.7

S^n	S^{n+1}		Z
	$A=0$	$A=1$	
a	b	d	**0**
b	c	b	**0**
c	b	a	**1**
d	b	c	**0**

6.4 异步时序逻辑电路的分析

6.4.1 一时序电路如图题 6.4.1(a)所示，试画出在 CP 作用下，Q_0、Q_1、Q_2和 Z 端的波形，设各触发器的初始状态均为 0。



图题 6.4.1


6.4.2 分析图题 6.4.2 所示时序电路[CP 脉冲同图题 6.4.1(b)]。

(1) 写出各触发器的 CP 信号方程和激励方程。

(2) 写出电路的状态转换方程组和输出方程。

(3) 列出状态转换表并画出状态转换图。

(4) 画出电路的时序图。




图题 6.4.2

6.4.3 由 T'触发器构成的异步 BCD 计数器如图题 6.4.3 所示。

(1) CP_0接计数脉冲信号，将 Q_0与CP_1相连，试列出状态转换表并画出状态转换图。


(2) CP_1接计数脉冲信号，将 Q_3与CP_0相连，再列状态转换表并画状态转换图。说明为什么该电路为 BCD 计数器？



图题 6.4.3

6.5 常用时序逻辑电路模块


6.5.1 试画出图题 6.5.1 所示电路的输出($Q_3 \sim Q_0$)波形,并分析该电路的逻辑功能。



图题 6.5.1

6.5.2 试用两个多功能 4 位双向移位寄存器(74HC194)构成 8 位双向移位寄存器。


6.5.3 用一个全加器和一个 D 触发器及两个 8 位移位寄存器 RA、RB 构成的 8 位串行加法电路如图题 6.5.3 所示。图中,CLK 为时钟输入端;$\overline{LD}$ 为置数控制输入端,当 $\overline{LD}=\mathbf{0}$ 时,8 位被加数 $A_7 \sim A_0$ 和 8 位加数 $B_7 \sim B_0$ 将分别进入移位寄存器 RA 和 RB;AE 为加运算控制端,当 $AE=\mathbf{1}$



图题 6.5.3

时，进行串行加法运算，输入 8 个时钟脉冲后恢复为 **0**；$S_7 \sim S_0$为 8 位和输出端；C 为进位输出端。移位寄存器 RA、RB 的 CP 端为时钟输入端，$\overline{PE}$端为并行置数控制端，D_{SI}和 D_{SO}端分别为串行数据输入端、输出端。试分析电路的工作原理。

6.5.4　在某计数器的输出端观察到如图题 6.5.4 所示的波形，试确定该计数器的模。




图题 6.5.4

6.5.5　试用下降沿触发的 JK 触发器组成 4 位异步二进制递减计数器，画出逻辑图。

6.5.6　试用下降沿触发的 D 触发器组成 4 位异步二进制递增计数器，画出逻辑图。


6.5.7　试用上升沿触发的 D 触发器及门电路组成 3 位同步二进制递增计数器，画出逻辑图。

6.5.8　试分析图题 6.5.8 所示计数器的模，画出各触发器输出端的波形图。



图题 6.5.8

6.5.9　计数器电路如图题 6.5.9 所示，试画出它的状态转换图，并确定它的模。




图题 6.5.9

6.5.10　试用上升沿触发的 D 触发器和门电路设计一个同步模 3 递减计数器。


6.5.11　试用 JK 触发器设计一个同步模 6 递增计数器。

6.5.12 试分析图题 6.5.12 所示计数器，画出它的状态转换图，并确定它的模。




图题 6.5.12

6.5.13 试分析图题 6.5.13 所示计数器，画出它的状态转换图，并确定它的模。（74×163 是具有同步清零功能的 4 位同步二进制递增计数器，其他功能与 74×161 相同）




图题 6.5.13

6.5.14 试分析图题 6.5.14 所示计数器，画出它的状态转换图，并确定它的模。



图题 6.5.14


6.5.15 试分析图题 6.5.15 所示计数器，画出它的状态转换图，并确定它的模。



图题 6.5.15


6.5.16 试用 74HC161 设计一个计数器，其计数序列以自然二进制数 **1001**～**1111** 顺序循环。

6.5.17 试分析图题 6.5.17 所示计数器，确定它的模。



图题 6.5.17

6.5.18 试分析图题 6.5.18 所示计数器，确定它的模。



图题 6.5.18

6.5.19 试用 74×161 构成同步模 24 计数器，要求采用两种不同的方法。

6.5.20 试用四个具有复位功能的 D 触发器设计一个扭环型计数器，用复位方式将计数器初始状态置为 $Q_3Q_2Q_1Q_0=$ **0000**，并用八个 2 输入端**与**门对它的八个计数状态译码，画出逻辑电路图。

6.7 用 Verilog HDL 描述时序逻辑电路

6.7.1 根据图 6.5.2 所示的逻辑图，试用 Verilog 语言描述 4 位移位寄存器的功能。然后进行逻辑功能仿真，并给出仿真波形。

6.7.2 阅读下列两个模块程序，说明它们各自完成的功能。

(1)

```
module shiftn(Q,PData,SerialData,Load,CP);
    input SerialData;
    input CP,Load;
    input [n-1:0]PData;
    output reg [n-1:0]Q;
    parameter n=8;
    integer k;
always @(posedge CP)
begin
  if(Load) Q<=PData;
```

(2)

```
module counter_beh(
  input CEP,CET,PE,CP,CR,
  input [3:0]D,
  output TC,
  output reg [3:0]Q
);
  wire CE;
assign CE=CEP & CET;//CE=1 时,计数
assign TC=CET & PE &(Q==4'b1111);
always @(posedge CP,negedge CR)
```

```
    else begin
            for(k=0;k<n-1;k=k+1)
              Q[k]<=Q[k+1];
              Q[n-1]<=SerialData;
         end
end
endmodule
```

```
begin
    if(~CR)        Q<=4'b0000;
    else if(~PE)   Q<=D;
    else if(CE)    Q<=Q+1'b1;
    else           Q<=Q;
end
endmodule
```

6.7.3 阅读下列 Verilog HDL 程序，完成要求的任务。

(1) 根据图题 6.7.3 所示信号波形关系，在程序中三个位置的横线上将内容补充完整。

```
module test(clk,rst,ctrl,Din,Dout);
input clk,rst,ctrl;
input [3:0] Din;
output Dout;
reg [1:0] iCnt;

_____


always @(posedge clk or _____) //第一个 always 语句块
   if(! rst) iCnt <= 2'b00;
   else if(! ctrl) iCnt <= iCnt +1'b1;
   else            iCnt <= iCnt -1'b1;

always @(iCnt or Din)          //第二个 always 语句块
        Dout = Din[iCnt];

_____
```

(2) 第一个 **always** 语句块的功能是什么？第二个 **always** 语句块的功能是什么？

(3) 根据输入波形，画出输出信号 Dout 波形(注：水平虚线是高、低电平基准线)。



图题 6.7.3

6.7.4 下面是用 Verilog HDL 描述的电路模块代码，试按要求完成后面的任务。

```
module flip_flop(
    output reg Q,
    input A,CP,CR
);
```

```
module logic_c(output Y,output [1:0] Q,
               input X,CLK,CLR);
    wire [1:0] A;
    flip_flop ff0(Q[0],A[0],CLK,CLR);
```

```
always @ (negedge CP,negedge CR)
        if(~CR)Q <= 0;
        else if(A)
          Q <= ~Q;
endmodule
```

```
flip_flop ff1(Q[1],A[1],CLK,CLR);
assign A[1] = X ^ Q[0];
assign A[0] = 1'b1;
assign Y = Q[1] & Q[0];
endmodule
```

(1) 简述 flip_flop 模块功能。

(2) 如果将程序中的变量名 Q[1]、Q[0]分别用 Q_1、Q_0代替，写出 logic_c 电路中 Y 端的输出方程。

(3) 如果将程序中的变量名 Q[1]、Q[0]分别用 Q_1、Q_0代替，试在下面的括号中填写 logic_c 电路的状态转换方程 $Q_i^{n+1}(X,Q_1,Q_0)$ 的最小项表达式。

$$Q_1^{n+1}=\sum m(\qquad),Q_0^{n+1}=\sum m(\qquad)$$

(4) 列出 logic_c 电路的状态转换表，并画出其状态转换图。

(5) 简述 logic_c 电路的功能。

6.7.5 试用 Verilog 语言描述一个 4 位二进制可逆计数器的行为。要求如下：

(1) 电路具有 5 种功能，即异步清零、同步置数、递增计数、递减计数和保持原有状态不变。且要求计数器能输出进位信号和借位信号，即当计数器递增计数到最大值时，产生一个高电平有效的进位信号 Co；当计数器递减计数到最小值 0 时，产生一个高电平有效的借位信号 Bo。


(2) 进行逻辑功能仿真，并给出仿真波形。

6.7.6 试用 Verilog 语言描述一个变模计数器，在 S 和 T 的控制下，实现同步模 5、模 8、模 10 和模 12 计数，其模数控制表如表题 6.7.6 所示，并要求具有异步清零和暂停计数的功能。然后进行逻辑功能仿真，并给出仿真波形。

表题 6.7.6 计数器的模数控制表

控制信号		模数
S	T	
0	**0**	模 5 计数
0	**1**	模 8 计数
1	**0**	模 10 计数
1	**1**	模 12 计数

6.7.7 某电路的状态转换图如图题 6.7.7 所示，图中，M 为控制变量，当 $M=0$ 时，电路按顺时针方向所指的状态进行转换；当 $M=1$ 时，则按逆时针方向进行状态转换。试用 Verilog 描述该电路的功能，并进行逻辑功能仿真，并给出仿真波形。



图题 6.7.7

6.7.8 设计一个序列检测器电路。功能是检测出串行输入数据 Data 中的 4 位二进制序列 **0101**(自左至右输入)，当检测到该序列时，输出 Out=**1**；没有检测到该序列时，输出 Out=**0**。要求：

(1) 给出电路的状态编码,画出状态转换图(注意考虑序列重叠的可能性,如 **010101**,相当于出现两个 **0101** 序列)。

(2) 用 *JK* 触发器和门电路来设计此电路。

(3) 用 Verilog 的行为描述方式描述该电路的功能。

(4) 然后进行逻辑功能仿真,并给出仿真波形。

6.7.9 试用 Verilog 的行为描述方式写出数字钟的小时时间计数器程序。要求如下:

(1) 计数器的功能是从 1 开始计数到 12,然后又从 1 开始,周而复始运行。计数器的输出为 8421BCD 码。

(2) 要求该计数器带有复位端 CR 和计数控制端 EN。当 CR 为低电平时,计数器复位,其输出为 **1**;当 CR 和 EN 均为高电平时,计数器处于计数状态;当 CR 为高电平但 EN 为低电平时,计数器暂停计数。

(3) 进行逻辑功能仿真,并给出仿真波形。

6.7.10 在例 6.7.8 的基础上,将计时输入脉冲频率改为 1 kHz,要求增加以下功能:

(1) 具有仿电台整点报时功能。即每逢 59 分 51 秒、53 秒、55 秒、57 秒输出 500 Hz 低音频信号,在 59 分 59 秒时输出 1 kHz 高音频信号,输出音频信号的持续时间均为 1 s,高音频信号结束时,正好为整点。

(2) 增加闹钟功能,最长闹铃时间为 1 min。闹钟的闹铃时刻可以任意设置(只要求对小时、分钟进行设置);闹铃信号为 500 Hz 和 1 kHz 的方波信号,两种频率的信号交替输出,且均持续 1 s。设置一个停止闹铃的控制键,可以停止输出闹铃信号。

(3) 采用分层次、分模块的方法,用 Verilog 语言进行设计,并给出各模块的仿真波形图。

文档 6.2:
第 6 章部分
习题答案

